先进 OTP IP 赋能高安全性 SoC 设计：构建抗篡改的可靠芯片架构

在高性能计算、边缘物联网、人工智能和云计算等应用领域，要确保先进SoC设计的安全性与正确配置，一次性可编程（OTP）非易失性内存（NVM）至关重要。随着这些技术朝着先进FinFET节点发展，OTP NVM的重要性愈发显著。OTP内存可安全存储数据、敏感程序代码、产品信息以及用于身份验证的加密密钥。先进FinFET节点的设计、掩模和晶圆成本急剧攀升（图1），使得一次性流片成功比以往任何时候都更为重要，而IP可靠性正是实现该目标的关键所在。新思科技OTP NVM IP解决方案专为7nm及以下工艺打造，能在各种工艺、电压和温度（PVT）条件下安全可靠地运行，是确保一次性流片成功的关键因素。

▲ 先进工艺节点的掩模、晶圆和设计成本持续攀升

反熔丝OTP的基本工作原理

反熔丝OTP由大量OTP存储单元组成阵列，每个存储单元均由CMOS晶体管构成。在反熔丝OTP中，未编程的存储单元代表逻辑0，已编程的存储单元代表逻辑1。OTP刚生产出来时，所有存储单元都处于未编程状态，即逻辑0状态。对反熔丝OTP进行编程时，需要向编程的位置（目标存储单元）施加高电压。高电压会使氧化层击穿，在其中形成微通道。事实上微通道目的在于构成OTP 存储单元的晶体管在栅极与衬底之间形成短路。微通道允许电流能在晶体管的栅极和衬底之间导通，并且该电流可测量。读取OTP时，需测量栅极漏电流，以确定存储单元是已编程（逻辑1）还是未编程（逻辑0）。该过程需要使用高于核心供电电压(core voltage)的稳定电压，以便在位线上获得足够的电流，从而可靠地读取数据。

先进节点OTP的可靠性挑

工作电压下的可靠读取

在氧化层更薄的先进节点中，以高于核心供电电压的稳定电压读取OTP，会增加错误读取的概率，即使未编程的位也可能被误读为逻辑1。较薄的氧化层还会使读取的字节内未编程存储单元承受更高的器件应力。

确保高编程良率

先进节点工艺的器件漏电流更高，需要更高的电压来驱动足够的电流以便对OTP进行编程。但高电压可能损坏器件，导致编程失败。由于氧化层较薄，先进节点OTP更易受高电压影响，可能出现过度编程。OTP过度编程会导致编程质量不佳，还会使存储单元不必要地过度暴露于高电压之下。另外，高电压可能引发编程干扰，导致相邻的存储单元被意外编程，从而造成错误。

PPA挑战

较大的漏电流会极大地增加OTP保持面积竞争力的难度，可能限制其能够可靠支持的最大容量。编程时间也是影响制造总成本的一个因素。对OTP进行编程需要大幅提高电压，而先进节点供电电压较低，因此需要更长的时间才能将电压提升到所需的电压值，以驱动编程电流并成功对OTP进行编程。

适用于先进节点设计的可靠反熔丝OTP解决方案

优化存储单元设计

存储单元设计是可靠性的基础。编程时形成的微通道质量取决于氧化层的击穿程度，而这又与存储单元面积相关。如果面积过小，击穿氧化层、形成微通道就会非常困难，进而导致编程失败。面积过大的话，编程时氧化层可能多处断裂。弱击穿（击穿不足）会导致微通道形成不完全，强击穿则会产生多条能传导电流的微通道。弱击穿形成的微通道不完全，可能无法传导足够大的电流。随着时间推移，这些存储单元可能会像未编程的存储单元一样，这种现象被称为“烘烤失效”。在存储单元较大的OTP中，未编程位置因尺寸问题可能会出现较高漏电流，影响存储阵列的“空白良率”，也就是生产后首次测试时处于逻辑0状态的位数占比。因此，必须仔细选择存储单元面积，以便优化编程时微通道的形成，防止“烘烤失效”，确保编程性能可靠。

高压元件的稳健模拟设计

OTP读取和编程都需要高电压，该电压由集成电源（IPS）产生和调节，而IPS本质上是纯模拟电路。IPS设计对于OTP的正常运行至关重要。如果用于实现可靠读取和编程的电压出现波动，会导致数据保存问题或编程干扰。

模拟设计针对编程和读取路径进行了优化，以实现氧化层强击穿。通过对模拟元件进行精细设计，可确保在各种PVT条件下实现可靠读取。

数据完整性信号

读取时OTP输出的数据必须始终可靠。确保读取数据的完整性对于确定OTP存储的整体可靠性至关重要。在读取过程中，必须有信号指示OTP输出是否有效，以防电压不稳定造成数据意外损坏。

先进节点中的PPA优化

存储阵列和模拟电路外设设计

在先进节点工艺中，高器件漏电流是常见问题。为确保OTP的可靠性，并达到期望的性能和功耗目标，必须采取干预措施。需要精心设计位线长度和存储阵列宽度，避免OTP存储工作时出现过大的IR压降。此外，管理漏电功耗也非常重要。通过精心设计存储阵列和模拟电路外设，可以满足SoC要求。

优化模拟设计

感测放大器用于感测和确定所访问OTP位置的值。与之前的FinFET节点相比，先进节点下从这些存储单元流出的电流更低，因此感测放大器必须对常见的低电压特别敏感。编程速度影响制造成本，需要通过专业的高压电路设计来优化。但由于要同时满足以下两个相互冲突的要求，实现起来颇具挑战性：一个是尽量减小OTP总面积，另一个是保证IPS中电荷泵提供足够的电流，从而成功对内存进行编程。

针对先进节点开发的新思科技OTP NVM IP

可靠性设计

为满足先进节点OTP的需求，新思科技OTP NVM IP从稳健性设计、反熔丝存储单元优化入手（图2）。高温工作寿命（HTOL）测试表明，不同读取点的存储单元电流没有变化，证明其在各种PVT条件下稳定可靠。新思科技优化了存储单元面积，以实现正确的氧化层击穿，从而确保了成功的可编程性、高编程性能和优异的阵列空白良率。

▲ 新思科技OTP NVM存储单元针对反熔丝形成进行了优化

新思科技OTP NVM IP解决方案（图3）包含由平铺式存储单元组成的存储阵列、解码器、模拟元件（如感测放大器），以及生成读取和编程所需电压的IPS。新思科技在设计OTP阵列时，降低了先进节点的漏电流。其选定的读取电压既能确保存储单元可靠读取，又能保证数据至少保存10年。编程电压和编程的算法设计能够防止意外的编程干扰。OTP上的输出引脚有助于确保数据不会被提前读取，从而确保数据的完整性。

▲ 针对先进节点开发的新思科技OTP NVM IP

新思科技OTP NVM IP通过附加位，进一步增强了应对随机性制造缺陷和现场故障的能力。在初始测试期间，每个字节都能纠正漏电位和/或编程失败错误。如果一个字节内出现多个错误，可使用额外的修复资源，必要时可替换整个字节。OTP存储阵列还包含用于存储纠错码（ECC）的附加位。

成本效益

新思科技OTP NVM IP提供多种容量选择，开发者可以根据SoC的要求选择最合适的OTP容量。该IP经过面积优化，降低了芯片成本，并且具备快速编程能力，从而降低生产成本。

易于集成

完整的OTP解决方案有一个控制器与新思科技OTP NVM交互，从而管理读写、测试、修复以及ECC编码和解码。该控制器以RTL形式作为软IP交付，OTP存储阵列和IPS集成在单个硬核中。为了进一步简化SoC集成，OTP解决方案还支持标准APB接口。此外，OTP支持标准JTAG 1149.1接口，以便进行测试。交付项包含必要的综合脚本和约束文件，以帮助最终用户实现其设计中的OTP控制器。

高级安全架构

鉴于OTP在保障先进节点安全性方面发挥着关键作用，新思科技推出了一些稳固特性以用于增强安全性保护。每个字节都有读取锁、编程锁，以及核级锁和区块级锁。OTP编程和测试通过安全的APB接口进行，完成后可锁定该接口，阻止非期望用户访问。

OTP支持低功耗模式，不使用时关闭存储阵列和IPS，让存储的数据或代码难以被电子窃取和逆向工程。在检测到黑客攻击时，它可对所有未编程的位置进行编程，实现数据混淆，从而有效阻挡嵌入式OTP的操作。

控制器实现的安全启动功能确保OTP在锁定状态下唤醒，需要用户明确操作才能改为可读状态。此外，OTP可配置为差分式读取模式，使黑客难以根据功耗特征确定OTP存储的值。

结语

在先进FinFET节点中，OTP对于配置和保护SoC至关重要。若选择市场上欠可靠性的OTP IP，可能导致芯片失效，严重影响产品上市和市场份额。新思科技的OTP NVM IP从设计之初就追求高可靠性、PPA优化和高安全性。该IP提供了一套完整的解决方案，并包含一个数字控制器，方便开发者将其集成到目标设计中。新思科技OTP NVM IP已经过验证，适用于7nm及更小的工艺节点。